由式(2)可以看出，要保持轉矩’匣定，在轉速一定時，eAiA,eBiB.ecic之和必須恒定.假定電動機氣隙磁場分布為理想的梯形波，反電勢與磁感應強度分布一致，則要保持轉矩恒定，必須使電樞電流為理想方波且與反電勢同相位。目前主要是通過控制電樞電流來控制轉矩，根據(jù)式(1)可以得到無刷直流電動機控制電壓：
式中：△υs為前饋電壓補償項，△υs=Ken+△u；Kp和Ti分別為電流環(huán)的比例調(diào)節(jié)系數(shù)和積分時間常數(shù)；△u為功率管飽和管壓降；n是電動機轉速；Ke，為反電動勢常數(shù)。
系統(tǒng)的控制框圖如圖1所示，系統(tǒng)數(shù)據(jù)的計算處理、控制算法以及調(diào)制換相都是在FPGA內(nèi)部用數(shù)字硬件實現(xiàn)，外部只需簡單的硬件電路，從而使整個控制系統(tǒng)實現(xiàn)起來很簡單，具有很高的性價比。
2數(shù)字硬件方案設計
基于FPGA的數(shù)字伺服控制器硬件結構主要由Altera cvclone III EP3c55 cIDE開發(fā)平臺、信號檢澳調(diào)理電路及驅動電路等組成。其核心控制單元cIDE開發(fā)平臺結構包括：cvclone III EP3 c55 FPGA芯片、sDRAM、FLAsH、uART接口、usB Blaster下載接口、時鐘、配置電路及電源等：EP3c35芯片中集成了32位Nios II軟核處理器，軟核內(nèi)集成了cPuTlMER定時器、片上RAM、JTAG調(diào)試口以及I／O等組件.
FPGA內(nèi)部系統(tǒng)硬件框圖如圖2所示，Nios II軟核首先完成濾波模塊、校正模塊、Pl調(diào)節(jié)器等控制參數(shù)的初始化，F(xiàn)PcA通過I／O口把電流和霍爾傳感器信號采集進來，經(jīng)過濾波校正處理后輸入到Ni。s II軟核，然后通過定時器周期把速度給定和反饋，以及電流反饋給PI控制模塊，通過速度環(huán)和電流環(huán)調(diào)節(jié)后再加上前饋補償部分經(jīng)轉換系數(shù)得到占空比信號，占空比再經(jīng)PwM牛成模塊轉換化為PwM信號，PwM信號經(jīng)過霍爾換相和ON—PwM凋試后加上死區(qū)保護輸入到驅動電路。
該系統(tǒng)參數(shù)修改靈活，系統(tǒng)的控制運算都是由數(shù)字硬件完成，與軟件方式不同的是，軟件方式各個模塊是順序執(zhí)行，而硬件模塊運行時序是由硬件同步時鐘控制，即各個模塊并行執(zhí)行，因此運行速度快于軟件方式。
2 1數(shù)字硬件PI模塊
PID控制算法是一種簡單有效的控制算法，因其魯棒性好、可靠性高，而得到了廣泛的應用。本系統(tǒng)的電流和速度都是按PI控制策略進行調(diào)節(jié)的，式(4)為離散化的PI調(diào)節(jié)器迭代公式：
式中：ek為誤差輸入；Kp，為比例增益；Ki．為積分增益。Kp、Ki。的范圍由實際電動機的參數(shù)決定，其具體數(shù)值需經(jīng)實驗來確定。
利用FPGA內(nèi)部豐富的運算模塊和時序邏輯處理模塊很方便實現(xiàn)數(shù)寧硬件PI調(diào)節(jié)器，整個Pl算法在100ns內(nèi)即可完成，其硬件結構如圖3所示，為了防止溢出，調(diào)節(jié)器設置了輸出飽和限制，另外對積分器采用單獨的時鐘，以便對積分器靈活控制。
不管是電流調(diào)節(jié)器還是速度調(diào)節(jié)器，如果參考指令值比較大，那么積分器就有可能建立起一個很大的誤差值，并且由于積分器的慣性作用這個誤差會一直保持較長的時間．從而會導致過大的超調(diào)。
因此在設計本系統(tǒng)H調(diào)節(jié)器時，應當在積分器的輸出超過限定值時立即關閉積分作用(稱之為Antiwindup){7-10}，當PI調(diào)節(jié)器輸出飽和限制器達到飽和值時，輸出飽和信號，DFF Anti—w-r-dup模塊檢測到飽和信號后，將停止積分作用而保持上一次的值，直到飽和信號消除后積分器才繼續(xù)積分，這樣該模塊就可以減少過度超調(diào)的影響，從而使系統(tǒng)快速進入穩(wěn)態(tài)。
2 2一階數(shù)字Rc濾波器
電流采樣和速度采樣都采用了一階數(shù)字Rc濾波，設輸入xk=x(kt)，輸出yk=y(kt)，y為采樣間隔，k為整數(shù)。當t足夠小時，可得離散化的一階數(shù)字Rc濾波器方程{11}：
由上可見，已知濾波器的截止頻率很容易計算出a、6值，利用FPga內(nèi)部的集成D觸發(fā)器和乘法器和加法器很容易實現(xiàn)數(shù)字濾波器設計，其結構如圖4所示。
2．3防脈沖干擾濾波器
在電動機控制應用中，經(jīng)常會遇到尖脈沖干擾。信號在FPGA器件內(nèi)部通過連線和邏輯單元時，都有一定的延時。延時的大小與連線的長短和邏輯單元的數(shù)目有關，同時還受器件的制造工藝、工作電壓、溫度等條件的影響。信號的高低電平轉換也需要一定的過渡時間。由于存在這兩方面因素，多路信號的電平值發(fā)生變化時，在信號變化的瞬間，組合邏輯的輸出有先后順序．并不是同時變化，往往會出現(xiàn)一些不正確的尖峰干擾信號。這些干擾往往只影響個別采樣點數(shù)據(jù)，受干擾的數(shù)據(jù)與其他采樣數(shù)據(jù)相比有明顯差異，而且是隨機發(fā)生的。如果采用算術平均值濾波法或是滑動平均值濾波法，則幅值較大的干擾將會被平均到計算結果中，因此平均值濾波法無法消除隨機脈沖干擾，同樣采用普通數(shù)字濾波器也只是減弱脈沖干擾的影響，而無法消除。
本系統(tǒng)設計—種基于“冒泡排序法”的防脈沖干擾濾波器，其硬件結構如圖5所示。
為加快數(shù)據(jù)的處理和控制的速度，滑動連續(xù)采集4個數(shù)，采用冒泡法排序，去掉****值和最小值，中間兩個值求平均。該濾波器不但能消除隨機脈沖干擾，而且對周期性的干擾也得到平滑作用，鑒于FPGA的強大時序邏輯處理能力，該模塊實現(xiàn)起來也很容易，運行速度快，整個濾波算法在一個時鐘周期內(nèi)完成。圖6為采用防脈沖干擾濾波器的前后的相電流波形，從中可以看出該濾波器對隨機脈沖干擾起到良好的濾波效果。
2．4霍爾測速模塊
本系統(tǒng)采用霍爾狀態(tài)測速，為了提高霍爾測速
精度，本文通過F式對三相霍爾信號三倍頻，同時采用兩個計數(shù)器對霍爾的高低脈沖分別計數(shù)，對于兩對極的電動機，電動機轉一圈可計算出12次速度，如圖7所示，利用倍頻后的霍爾信號使能計數(shù)器對10 MHz的高頻信號計數(shù)，然后對前后兩次的計數(shù)值求差，在經(jīng)過一個除法器即可算出速度值。該算法能分辨的****轉速與計數(shù)器的位數(shù)有關，計數(shù)器為32位時，可分辨的****轉速為O.01 r／min，本文使用的電動機額定轉速是12 000∥min，因此往高速時不存在精度問題。
2.5 0N—PwM調(diào)制模塊
無刷直流電動機由于調(diào)制方式的不同，其轉矩脈動電有很大不同{6}。本系統(tǒng)采用ON—PwM調(diào)試方式，即在每個管子導通的120。，內(nèi)前60。后面60。進行PwM調(diào)試，圖8為采用FPGA內(nèi)部嵌入式邏輯分析儀signal Tap Analyzer實測的ON—PwM調(diào)試波形。
3實驗結果
圖9給出了基于FPcA的速度伺服系統(tǒng)的實驗平臺。本系統(tǒng)使用的無刷直流電動機額定電壓27V，額定轉速為12 000 r/min，額定轉矩O.65 N·m，極對數(shù)為2，相電阻為0 4Ω，相電感12.521 15×10-5 H，圖10為轉速2 000 r／min階躍的響應曲線，圖11為速度階躍時用示波器實測的電流波形，可以看出速度動態(tài)響應在100ms以內(nèi)，****超調(diào)量小于3％。圖12為速度為2000r/mln時的穩(wěn)態(tài)誤差曲線，由圖12可見速度誤差控制在0.5％以內(nèi)。圖13為轉速為5ooor/min協(xié)時的穩(wěn)態(tài)誤差曲線，由圖13可見速度穩(wěn)態(tài)誤差在0 15％以內(nèi)。
4結 語
通過理論研究和分析，建立r基于FPcA的單芯片全數(shù)字無刷直流電動機伺服控制器。采用數(shù)字硬件完成了整個速度伺服系統(tǒng)的控制算法和數(shù)據(jù)采樣計算，并以軟核NiosII輔助完成數(shù)據(jù)參數(shù)調(diào)整，系統(tǒng)不但具有硬件結構簡單�？煽啃愿叩葍�(yōu)點，還兼顧軟件靈活性的特點。整個系統(tǒng)運行時鐘頻率可達到100MHz以上，控制周期達縮短到40 us{2}，速度穩(wěn)態(tài)誤差控制在0．15％以內(nèi)，實驗表明，基于FPGA的無刷直流電動機速度伺服系統(tǒng)的響應速度快，穩(wěn)態(tài)誤差小，具有良好的動態(tài)和靜態(tài)性能。也為單芯片控制多臺電動機奠定了基礎。
